Theo hướng dẫn đăng ký dự thi được đăng tải trên website của trường, thí sinh phải đăng ký sơ tuyển từ ngày 24/2 đến 15/3. Tất cả thí sinh muốn dự thi vào trường đều phải đăng ký sơ tuyển, trừ các thí sinh thuộc diện tuyển thẳng và thí sinh thi liên thông.

Sau khi khai báo thông tin cá nhân và tạo tài khoản trên website ts.hust.edu.vn, mỗi thí sinh sẽ được cấp một mã thí sinh và một mật khẩu đăng nhập vào hệ thống.

Sau khi đăng nhập, thí sinh chọn khối thi và điền điểm trung bình các học kỳ của 3 môn thuộc khối thi (5 học kỳ đối với học sinh lớp 12, 6 học kỳ đối với thí sinh tự do).

Mỗi thí sinh sơ tuyển phải nộp lệ phí là 30.000 đồng/ khối thi bằng cách mua thẻ cào điện thoại (Vinaphone, Mobifone hoặc Viettel), nhập mã số thẻ và số serie để hoàn thành thủ tục.

Trường sẽ chọn tất cả thí sinh có tổng điểm trung bình 3 môn đạt 21 điểm trở lên, sau đó xét tiếp dưới 21 điểm cho đến khi đủ 12.000 chỉ tiêu của khối A, A1 và 1.000 chỉ tiêu của khối D1.

Điểm chuẩn và danh sách thí sinh đạt vòng sơ tuyển sẽ được thông báo trên trang ts.hust.edu.vn trước ngày 17/3.

• Nguyễn Thảo

Thiết kế mới có tên “trường hiệu ứng vận chuyển dọc” (VTFET) kế thừa sự thành công của công nghệ FinFET vốn đang được ứng dụng cho một số chip tiên tiến nhất hiện nay, cho phép sắp xếp nhiều bóng bán dẫn hơn trên vi xử lý. Về bản chất, thiết kế mới xếp chồng các bóng bán dẫn theo chiều dọc thay vì bố cục xếp ngang đang được sử dụng trên hầu hết các chip hiện tại.

Các thiết kế bán dẫn theo chiều dọc đang trở thành xu hướng gần đây (thiết kế FinFET đã cho thấy những lợi ích mang lại). Lộ trình tương lai của Intel có vẻ cũng sẽ đi theo xu hướng này, dù ban đầu họ tập trung vào việc xếp chồng các thành phần của chip thay vì các bóng bán dẫn riêng lẻ. Điều này cho thấy, khi không còn cách nào khác để tăng số lượng chip trên một mặt phẳng, giải pháp duy nhất (ngoại trừ đưa ra công nghệ mới thu nhỏ kích cỡ vật lý của bóng bán dẫn) là chồng tầng.

Mặc dù còn khá lâu nữa các thiết kế VTFET mới được sử dụng trong các vi xử lý thương mại, những kết quả mà hai ông lớn đúc chip đưa ra cho thấy triển vọng của công nghệ rất tiềm năng.

Theo đó, VTFET có thể “cải thiện gấp đôi hiệu suất hoặc giảm 85% mức tiêu thụ năng lượng” so với thiết kế FinFET. Việc đưa được thêm nhiều bóng bán dẫn lên các vi xử lý, IBM và Samsung tuyên bố công nghệ VTFET có thể giúp duy trì ổn định mức tăng số lượng bóng bán dẫn như định luật Moore đã đề ra.

IBM và Samsung cũng trích dẫn một số trường hợp tiềm năng và tham vọng trong ứng dụng công nghệ mới này như “pin điện thoại di động có thể sử dụng hơn 1 tuần mà không cần sạc”, tiết kiệm năng lượng trong hoạt động khai thác tiền điện tử hay mã hoá dữ liệu, tạo ra nhiều thiết bị IoT mạnh mẽ hơn, thậm chí cả tàu vũ trụ.

Hồi đầu năm, IBM từng giới thiệu bộ vi xử lý tiến trình 2nm đầu tiên do hãng sản xuất, hướng tới việc tích hợp thêm bóng bán dẫn dựa trên công nghệ thiết kế FinFET sẵn có. VTFET sẽ giúp công nghệ đi xa hơn nữa, dù có thể phải thêm nhiều thời gian người dùng phổ thông mới có thể thấy các vi xử lý được sản xuất dựa trên công nghệ mới nhất của IBM và Samsung.

Intel cũng không ngồi yên trong cuộc đua này khi mùa hè vừa qua, hãng đã công bố lộ trình thiết kế RibbonFET tiếp theo (công nghệ bóng bán dẫn cổng vòm đầu tiên của Intel – GAA). Nó là một phần trong thế hệ sản phẩm bán dẫn Intel 20A dự kiến sản xuất trong năm 2024. Bên cạnh đó, Intel gần đây cũng công bố kế hoạch riêng về công nghệ xếp chồng bóng bán dẫn để nối tiếp RibbonFET trong tương lai.

Vinh Ngô (theo The Verge)

Oppo sẽ ra smartphone cao cấp chạy Snapdragon 8 Gen 1 trong quý 1

Chiếc điện thoại cao cấp tiếp theo của Oppo sẽ sử dụng bộ xử lý Qualcomm Snapdragon Gen 1, về Việt Nam trong năm nay.